Zu schmale Leiterbahnen überhitzen und brennen durch. Zu breite Leiterbahnen verschwenden wertvollen Platz auf der Leiterplatte. Die korrekte Berechnung der Leiterbahnbreite ist eine der grundlegendsten — und dennoch häufig falsch umgesetzten — Aufgaben im PCB-Design. Dieser Praxisleitfaden erklärt die IPC-2221-Formeln, zeigt typische Designregeln für Breite und Abstand und liefert eine Schnellreferenz-Tabelle für die häufigsten Anwendungsfälle.
Das Wichtigste in Kürze
Die Leiterbahnbreite wird durch den maximalen Strom, die zulässige Temperaturerhöhung, die Kupferdicke und die Position (Außen- vs. Innenlage) bestimmt. Die IPC-2221-Formel lautet: I = k × ΔT0,44 × A0,725, wobei k = 0,048 für Außenlagen und k = 0,024 für Innenlagen gilt. Für Signalleitungen sind 6 mil (0,15 mm) Standardbreite üblich, für Stromversorgung oft 20–50 mil oder mehr.
Warum die Leiterbahnbreite über Erfolg oder Ausfall entscheidet
Jede Leiterbahn auf einer Leiterplatte ist ein Widerstand. Je schmaler und je länger die Bahn, desto höher der Widerstand — und desto mehr Verlustleistung wird in Wärme umgewandelt. Ab einer kritischen Temperaturerhöhung delaminiert das FR4-Substrat, Lötstellen reißen und im schlimmsten Fall brennt die Leiterbahn durch. Gleichzeitig beeinflusst die Leiterbahnbreite die Impedanz bei Hochfrequenz-Signalen und den benötigten Platzbedarf auf dem Board.
IPC-2221 Konstante k für Außenlagen (doppelt so effizient wie Innenlagen)
Typische zulässige Temperaturerhöhung ΔT über Umgebung
Standard-Kupferdicke (1 oz/ft²) — Basis der meisten Berechnungen
Standard-Mindestbreite für Signalleitungen (0,15 mm)
In der Praxis scheitern überraschend viele Designs nicht an komplexen EMV-Problemen, sondern an trivialen thermischen Überlastungen einzelner Leiterbahnen — besonders bei Versorgungsleitungen, Motor-Treibern und LED-Modulen. Die DFM-Prüfung deckt diese Fehler regelmäßig auf.
“Wir sehen jede Woche Designs, bei denen die Signal-Leiterbahnen korrekt dimensioniert sind, aber die Versorgungsleitungen mit derselben Standardbreite geroutet wurden. Das ist wie ein Autobahn-Zubringer mit der Breite eines Radwegs — es funktioniert, bis Verkehr kommt.”
Hommer Zhao
Gründer & CEO, WellPCB
Die IPC-2221-Formel: Schritt für Schritt erklärt
Die IPC-2221 (“Generic Standard on Printed Board Design”) definiert die klassische Berechnungsmethode für die Strombelastbarkeit von Leiterbahnen. Die Grundformel beschreibt den Zusammenhang zwischen Strom, Temperaturerhöhung und Querschnittsfläche der Kupferleiterbahn.
Die Grundformel
I = k × ΔT0,44 × A0,725
I = maximaler Strom in Ampere
k = 0,048 (Außenlagen) / 0,024 (Innenlagen)
ΔT = zulässige Temperaturerhöhung in °C
A = Querschnittsfläche in mil² (Breite × Dicke)
Der Faktor k spiegelt wider, dass Außenlagen Wärme doppelt so effizient abführen können wie Innenlagen — sie haben direkten Kontakt zur Umgebungsluft. In der Praxis bedeutet das: Eine 10-mil-Leiterbahn auf der Außenlage kann fast doppelt so viel Strom tragen wie die gleiche Bahn auf einer Innenlage.
Die 4 Berechnungsschritte
Querschnittsfläche bestimmen
A = Breite (mil) × Dicke (mil). Bei 1 oz Kupfer (35 µm ≈ 1,378 mil) und 10 mil Breite: A = 10 × 1,378 = 13,78 mil².
Zulässige Temperaturerhöhung festlegen
Standard: ΔT = 10 °C für konservatives Design, ΔT = 20–30 °C für Standard-Industrieanwendungen, ΔT = 45 °C für unkritische Applikationen.
Position bestimmen (Außen- oder Innenlage)
Außenlage: k = 0,048 (bessere Wärmeabfuhr). Innenlage: k = 0,024 (Wärme wird im Lagenaufbau eingeschlossen).
Strom berechnen oder Breite auflösen
Für die Breite: W = A / Dicke, wobei A = (I / (k × ΔT^0,44))^(1/0,725). Die meisten Designer nutzen hierfür Online-Rechner.
Wichtig: IPC-2221 vs. IPC-2152
Die IPC-2221-Werte stammen aus den 1950er Jahren und sind bewusst konservativ. Der neuere Standard IPC-2152 liefert praxisnähere Ergebnisse mit modernen Messdaten. Für sicherheitskritische Anwendungen empfehlen wir dennoch, auf Basis der konservativen IPC-2221-Werte zu dimensionieren und die IPC-2152 als Plausibilitätsprüfung heranzuziehen.
Schnellreferenz: Strom vs. Leiterbahnbreite
Die folgende Tabelle zeigt die empfohlene Mindestbreite für gängige Stromwerte bei 1 oz Kupfer (35 µm) und einer zulässigen Temperaturerhöhung von 10 °C. Diese Werte basieren auf der IPC-2221-Formel für Außenlagen.
| Strom (A) | Außenlage 1 oz | Innenlage 1 oz | Außenlage 2 oz | Typische Anwendung |
|---|---|---|---|---|
| 0,3 A | 6 mil (0,15 mm) | 10 mil (0,25 mm) | 3 mil (0,08 mm) | Digitale Signale, I²C, SPI |
| 0,5 A | 10 mil (0,25 mm) | 20 mil (0,50 mm) | 5 mil (0,13 mm) | LEDs, Sensoren, Logik-ICs |
| 1,0 A | 20 mil (0,50 mm) | 40 mil (1,00 mm) | 10 mil (0,25 mm) | Motor-Treiber, Relais |
| 2,0 A | 50 mil (1,27 mm) | 100 mil (2,54 mm) | 25 mil (0,64 mm) | Netzteile, DC-DC-Wandler |
| 3,0 A | 80 mil (2,03 mm) | 170 mil (4,32 mm) | 40 mil (1,02 mm) | Leistungselektronik, Servos |
| 5,0 A | 150 mil (3,81 mm) | 330 mil (8,38 mm) | 75 mil (1,91 mm) | Batterielader, E-Motor-Steuerung |
| 10 A | 400 mil (10,16 mm) | — (Kupferfläche nötig) | 200 mil (5,08 mm) | Hochstrom-Applikationen |
Hinweis: Diese Werte sind Richtwerte für ΔT = 10 °C. Bei höherer zulässiger Temperaturerhöhung (z. B. 30 °C) können die Breiten um ca. 40–50 % reduziert werden. Für thermisch kritische Designs empfehlen wir grundsätzlich den konservativen Ansatz mit ΔT = 10 °C.
“Die Tabelle ist ein Startpunkt, kein Endergebnis. In der Praxis berücksichtigen wir zusätzlich die Umgebungstemperatur, benachbarte Kupferflächen, den Lagenaufbau und die Wärmeableitung über Vias. Gerade bei Automotive-Anwendungen mit 85 °C Umgebungstemperatur schrumpft der thermische Spielraum drastisch.”
Hommer Zhao
Gründer & CEO, WellPCB
Einfluss der Kupferdicke auf die Strombelastbarkeit
Die Kupferdicke hat einen direkten Einfluss auf die Querschnittsfläche und damit auf die Stromtragfähigkeit. Standard-PCBs verwenden 1 oz/ft² (35 µm) Kupfer. Für Leistungselektronik werden 2 oz (70 µm) oder sogar 3 oz (105 µm) eingesetzt. Die Verdopplung der Kupferdicke halbiert bei gleichem Strom die nötige Leiterbahnbreite — oder verdoppelt bei gleicher Breite die Stromkapazität.
| Kupferdicke | oz/ft² | Dicke (µm) | Strom bei 20 mil Breite (Außenlage, ΔT 10 °C) | Mehrkosten vs. 1 oz |
|---|---|---|---|---|
| Standard | 1 oz | 35 µm | ~0,8 A | Basis |
| Doppelt | 2 oz | 70 µm | ~1,3 A (+63 %) | +15–25 % |
| Schwer | 3 oz | 105 µm | ~1,8 A (+125 %) | +30–50 % |
| Dickkupfer | 4 oz | 140 µm | ~2,2 A (+175 %) | +50–80 % |
Die Wahl der Kupferdicke beeinflusst nicht nur die Stromtragfähigkeit, sondern auch die minimale Leiterbahnbreite und den Mindestabstand. Bei 2 oz Kupfer fordern die meisten Hersteller mindestens 5 mil Leiterbahnbreite und 5 mil Abstand — bei 3 oz steigt das Minimum auf 6–8 mil. Details zu Dickkupfer-Leiterplatten finden Sie auf unserer Service-Seite.
Leiterbahnabstand: Sicherheit und Fertigung
Der Abstand zwischen Leiterbahnen wird durch zwei Faktoren bestimmt: die elektrische Spannungsfestigkeit (Durchschlagfestigkeit) und die fertigungstechnische Machbarkeit. Beide Anforderungen müssen gleichzeitig erfüllt sein — der größere Wert bestimmt den Mindestabstand.
Fertigungsbedingte Mindestabstände
| Kupferdicke | Min. Breite | Min. Abstand | Fertigungsklasse |
|---|---|---|---|
| ½ oz (18 µm) | 3,5 mil (0,09 mm) | 3,5 mil (0,09 mm) | HDI / Feinleiter |
| 1 oz (35 µm) | 4–6 mil (0,10–0,15 mm) | 4–6 mil (0,10–0,15 mm) | Standard |
| 2 oz (70 µm) | 5–8 mil (0,13–0,20 mm) | 5–8 mil (0,13–0,20 mm) | Leistungs-PCB |
| 3 oz (105 µm) | 6–10 mil (0,15–0,25 mm) | 8–10 mil (0,20–0,25 mm) | Schwerkupfer |
Spannungsbedingte Abstände nach IPC-2221
Bei Spannungen über 50 V gelten zusätzliche Mindestabstände, die von der Betriebsspannung und der Beschichtung abhängen. Die IPC-2221 unterscheidet zwischen beschichteten (Conformal Coating) und unbeschichteten Oberflächen sowie zwischen Luft- und Kriechstrecken.
| Spannung (V DC) | Unbeschichtet (Außenlage) | Beschichtet | Innenlage |
|---|---|---|---|
| 0–50 V | 6 mil (0,15 mm) | 3 mil (0,08 mm) | 2 mil (0,05 mm) |
| 51–100 V | 10 mil (0,25 mm) | 5 mil (0,13 mm) | 2 mil (0,05 mm) |
| 101–170 V | 16 mil (0,40 mm) | 8 mil (0,20 mm) | 4 mil (0,10 mm) |
| 171–250 V | 30 mil (0,76 mm) | 12 mil (0,30 mm) | 6 mil (0,15 mm) |
| 251–500 V | 60 mil (1,52 mm) | 25 mil (0,64 mm) | 12 mil (0,30 mm) |
| Netzspannung (230 V AC) | ≥ 2,5 mm (Kriechstrecke) | ≥ 2,5 mm | ≥ 0,5 mm |
Sicherheitshinweis: Netzspannung
Bei Designs mit Netzspannung (230 V AC / 325 V Peak) müssen Luft- und Kriechstrecken nach DIN EN 60664-1 und den relevanten Produktnormen eingehalten werden. Die IPC-2221-Werte allein genügen hier nicht — sie ersetzen keine Sicherheitszertifizierung nach UL, TÜV oder CE.
Die 3W- und 20H-Regel: EMV-gerechtes Routing
Neben der thermischen Dimensionierung spielen elektromagnetische Kopplungen eine wichtige Rolle bei der Festlegung von Leiterbahnabständen. Zwei Faustregeln haben sich in der Praxis durchgesetzt:
3W-Regel
Der Abstand zwischen benachbarten Leiterbahnmitten soll mindestens das Dreifache der Leiterbahnbreite betragen.
Ergebnis: Reduziert Übersprechen um ca. 70 %. Pflicht für empfindliche Analogsignale und Taktleitungen.
20H-Regel
Die Massefläche soll den Rand der Versorgungsebene um mindestens das 20-Fache des Lagenabstands H überragen.
Ergebnis: Minimiert die Fringing-Felder am Boardrand und reduziert Abstrahlung in Multilayer-Designs.
Beide Regeln sind Faustformeln — bei hochfrequenten Signalen (USB 3.0, PCIe, DDR4/5) sollte eine feldbasierte Impedanzsimulation erfolgen. Die 3W-Regel ist besonders relevant beim Routing differentieller Paare, wo der Lagenaufbau den Kopplungsgrad bestimmt.
“Die 3W-Regel ist einfach zu merken und deckt 80 % aller Übersprechen-Probleme ab. Für die restlichen 20 % — DDR-Signale, High-Speed-SerDes, HF-Leitungen — brauchen Sie Feldlöser und impedanzkontrollierte Fertigung.”
Hommer Zhao
Gründer & CEO, WellPCB
8 Praxistipps für die korrekte Leiterbahndimensionierung
Strom-Pfade identifizieren
Markieren Sie im Schaltplan alle Netze mit > 0,5 A und definieren Sie Mindestbreiten vor dem Routing — nicht nachträglich.
Rückstrompfade berücksichtigen
Der Strom fließt immer im Kreis. Die Masseleitung muss mindestens genauso breit sein wie die Versorgungsleitung.
Vias als Engstelle beachten
Ein Standard-Via (0,3 mm Bohrung, 0,7 mm Pad) kann nur ca. 0,5 A tragen. Für höhere Ströme mehrere parallele Vias verwenden.
Kupferflächen statt breiter Leiterbahnen
Ab 3 A Dauerstrom sind Kupferflächen (Polygon-Pours) effizienter als breite Leiterbahnen — besser Wärmeverteilung und geringerer Widerstand.
Engstellen bei Pad-Anschlüssen vermeiden
Der Übergang von der Leiterbahn zum Pad (Teardrops) ist oft schmaler als die Leiterbahn selbst. Teardrops und breite Anschlüsse verwenden.
Umgebungstemperatur einrechnen
Die IPC-2221-Formel gibt ΔT über Umgebung an. Bei 85 °C Umgebung (Automotive) bleiben nur 45 °C Spielraum bis zur Tg von FR4 (130 °C).
Gleichmäßige Kupferverteilung
Ungleich verteiltes Kupfer führt zu Verzug und Fertigungsproblemen. Thieving-Flächen (Dummy-Kupfer) in leeren Bereichen einfügen.
DRC-Regeln im EDA-Tool pflegen
Definieren Sie Net-Klassen mit spezifischen Breitenregeln (Signal: 6 mil, Power: 20 mil, Hochstrom: 50 mil) und lassen Sie den DRC prüfen.
Die 5 häufigsten Fehler bei der Leiterbahndimensionierung
Standardbreite für alle Netze
EDA-Tools setzen oft 6 mil als Default. Vergessen Sie nicht, Strom-Netze manuell breiter zu definieren.
Innenlagen wie Außenlagen behandeln
Innenlagen können nur halb so viel Strom tragen. Doppelte Breite oder 2 oz Kupfer einplanen.
Via-Engstelle ignorieren
Ein einzelnes Via kann zum Flaschenhals der gesamten Stromversorgung werden. Bei > 1 A immer Via-Arrays verwenden.
Pulsströme als Dauerstrom rechnen
Kurzzeitige Strompulse (z. B. Motor-Anlauf) dürfen höher liegen als der Dauerstrom. Effektivwert (RMS) berechnen.
Luft- und Kriechstrecken vergessen
Bei > 50 V reichen Fertigungs-Mindestabstände nicht mehr. Spannungsabhängige Abstände nach IPC-2221 oder DIN EN 60664-1 prüfen.
Praxisbeispiel: Leiterbahndimensionierung für ein 24-V-Motorsteuerungsboard
Ein konkretes Beispiel verdeutlicht den Dimensionierungsprozess. Angenommen: Ein Motor zieht 3 A Dauerstrom bei 24 V DC, die maximale Umgebungstemperatur beträgt 70 °C, und das Board nutzt einen 4-Lagen-Aufbau mit 1 oz Kupfer.
Berechnungsgang
Gegeben: I = 3 A, ΔT = 10 °C (konservativ, da Tamb = 70 °C → nur 60 °C bis FR4-Tg), 1 oz Kupfer (Dicke = 1,378 mil), Außenlage (k = 0,048).
Querschnittsfläche: A = (I / (k × ΔT0,44))1/0,725 = (3 / (0,048 × 100,44))1/0,725 = (3 / (0,048 × 2,754))1,379 ≈ (22,7)1,379 ≈ 108 mil²
Breite: W = A / Dicke = 108 / 1,378 ≈ 78 mil (2,0 mm)
Empfehlung: 80 mil (2,0 mm) auf der Außenlage. Für die Masserückleitung gilt die gleiche Breite. Zusätzlich 3–4 parallele Vias für den Lagenwechsel.
Leiterbahnbreiten im EDA-Tool richtig konfigurieren
Alle modernen EDA-Tools — KiCad, Altium Designer, Eagle, OrCAD — unterstützen Net-Klassen mit individuellen Breitenregeln. Die korrekte Konfiguration verhindert, dass der Router zu schmale Bahnen für Stromnetze erzeugt.
| Net-Klasse | Breite | Abstand | Via-Typ | Beispiel-Netze |
|---|---|---|---|---|
| Signal | 6 mil | 6 mil | Standard (0,3/0,6) | I²C_SDA, UART_TX, GPIO |
| Takt/HF | 5 mil (impedanzkontrolliert) | 3W (≥ 15 mil) | Standard | CLK, USB_D+/D-, LVDS |
| Power Low | 20 mil | 8 mil | Standard | 3V3, 1V8, VREF |
| Power High | 50–80 mil | 10 mil | Via-Array (4×) | VIN, VBAT, VMOT |
| Hochstrom | 150+ mil oder Polygon | 20 mil | Via-Array (8×) | MOTOR, HEATER, LED_PWR |
Diese Konfiguration ist Teil der DFM-Checkliste, die wir vor jeder Fertigung prüfen. Fehlerhafte Net-Klassen sind einer der häufigsten Gründe für PCB-Design-Fehler.
Häufig gestellte Fragen
Wie breit muss eine Leiterbahn für 1 A sein?
Bei 1 oz Kupfer (35 µm) auf einer Außenlage und ΔT = 10 °C benötigen Sie mindestens 20 mil (0,50 mm). Für Innenlagen verdoppeln Sie auf 40 mil (1,0 mm). Mit 2 oz Kupfer reichen 10 mil auf der Außenlage.
Was ist der Unterschied zwischen IPC-2221 und IPC-2152?
IPC-2221 verwendet Kurven aus den 1950er Jahren und ist bewusst konservativ. IPC-2152 (veröffentlicht 2009) basiert auf modernen Messungen und liefert genauere Ergebnisse. Für sicherheitskritische Designs empfehlen wir IPC-2221 als Minimum, IPC-2152 als Plausibilitätsprüfung.
Gilt die IPC-2221-Formel auch für Wechselstrom (AC)?
Die Formel gilt primär für Gleichstrom (DC) und niederfrequenten Wechselstrom. Bei hohen Frequenzen (> 100 kHz) wird der Strom durch den Skin-Effekt auf die Außenfläche der Leiterbahn gedrängt — der effektive Querschnitt sinkt und die Breite muss entsprechend vergrößert werden.
Kann ich statt breiter Leiterbahnen einfach mehr Kupfer verwenden?
Ja — 2 oz Kupfer verdoppelt die Querschnittsfläche und erlaubt schmalere Bahnen bei gleichem Strom. Allerdings steigen die Fertigungskosten um 15–25 % und die minimalen Leiterbahnbreiten/Abstände erhöhen sich. Eine Kosten-Nutzen-Analyse hilft bei der Entscheidung.
Was ist die 3W-Regel und wann brauche ich sie?
Die 3W-Regel besagt: Der Abstand zwischen Leiterbahnmitten soll mindestens das Dreifache der Breite betragen. Sie reduziert das Übersprechen um ca. 70 % und ist Pflicht für empfindliche Analogsignale, Taktleitungen und differentielle Paare.
Wie viel Strom kann ein Via tragen?
Ein Standard-Via (0,3 mm Bohrung, 0,7 mm Pad, 25 µm Kupferhülse) kann ca. 0,5 A tragen. Für höhere Ströme verwenden Sie Via-Arrays: 4 Vias für 2 A, 8 Vias für 4 A. Alternativ verwenden Sie größere Vias (0,6 mm Bohrung) mit ca. 1 A Kapazität pro Via.
Quellen und weiterführende Literatur
- [1] IPC-2221B — Generic Standard on Printed Board Design — Grundlagen der Leiterbahndimensionierung und Sicherheitsabstände.
- [2] Altium: IPC-2221 Calculator for PCB Trace Current and Heating — Online-Rechner mit detaillierter Erklärung der Formeln.
- [3] DigiKey: PCB Trace Width Calculator — Schnellrechner für die Leiterbahnbreite nach IPC-2221.
