
Ein 600.000-Stück-Programm zeigt, warum PCB-DFM vor dem Angebot beginnt: Gerber, Bohrdaten, Stackup, IPC-Grenzen und Freigabekriterien.

Hommer Zhao
Gründer & Geschäftsführer, WellPCB
Ein typisches Szenario aus der Praxis: Ein globaler Tier-1-Anbieter für elektronische Verbindungstechnik fragt ein Hochvolumenprogramm an – eine Cat6a-Leiterplatte in hoher Jahresstückzahl mit Seefracht zu einem europäischen Hafen. Das Projekt scheitert nicht an Kupferpreisen oder Fertigungskapazitaet, sondern an fehlenden Gerber- und Fertigungsdaten. Ohne freigegebene technische Dateien kann kein belastbares Angebot entstehen.
PCB-DFM ist die Prüfung eines Leiterplattendesigns auf Fertigbarkeit, bevor Material bestellt, Werkzeuge programmiert oder Serienpreise zugesagt werden. Gerber-Daten sind Fertigungsdaten, die Kupferlagen, Lötstoppmaske, Bestückungsdruck und Konturen einer Leiterplatte beschreiben. NC-Drill-Daten sind Bohrdaten, die Durchmesser, Positionen, metallisierte und nicht metallisierte Bohrungen für die Leiterplattenfertigung festlegen.
Dieser Leitfaden richtet sich an Entwicklungsingenieure, Einkaeufer und NPI-Teams, die ein Design aus der CAD-Freigabe in ein belastbares PCB-Angebot bringen müssen. Die konkrete Frage lautet: Welche DFM-Daten braucht ein Fertiger, damit ein Angebot, ein Musterlos und eine spätere Serie auf denselben Annahmen stehen? Passende interne Vertiefungen finden Sie bei unseren Leistungen für PCB-Fertigung, PCB Assembly, Prototype PCB und im Artikel zur PCB-Panelization.
Für die Standardsprache nutzen wir im Werk unter anderem IPC-A-600 für Leiterplatten-Akzeptanz, IPC-6012 für starre Leiterplatten und IPC-J-STD-001 für Lötprozessanforderungen. Als oeffentlich erreichbare Referenzen eignen sich die Uebersichten zu IPC in der Elektronikfertigung, ISO 9000 Qualitaetsmanagement und der International Electrotechnical Commission. Verbindlich bleiben im Projekt die Kundenspezifikation, Zeichnungsrevision und vereinbarte IPC-Klasse.
Gerber, Drill, IPC-356, Stackup, BOM und Zeichnung müssen dieselbe Revision tragen.
Kupferabstand, Bohrtoleranz, Lagenversatz und Lötstoppmaske bestimmen Yield und Preis.
DFM-Antworten brauchen eine Entscheidung: akzeptieren, Layout aendern oder Abweichung dokumentieren.
Viele Teams behandeln DFM wie eine Prüfung nach der Bestellung. Das ist zu spaet. Ein Fertiger kann zwar eine grobe Preisindikation auf Basis von Lagenzahl, Fläche und Menge geben, aber diese Zahl sagt wenig über Serienrisiken aus. Kritische Parameter wie 75 um Reststeg zwischen Bohrung und Kupfer, 90 um Lötstoppmaskensteg oder 0,20 mm mechanische Konturreserve entscheiden, ob das Board Standardprozess bleibt oder in eine teurere Sonderfreigabe fällt.
Bei einer solchen Cat6a-Anfrage ist das Programm kommerziell attraktiv. Fehlende Gerber blockieren aber jede technische Plausibilisierung: keine Impedanzgeometrie, keine Bohrmatrix, keine Panelabmessung, keine Kupferverteilung, keine Testcoupon-Vorgabe. Bei hohen Jahresstückzahlen erzeugt schon ein verdeckter Mehrpreis von wenigen Cent pro Board eine erhebliche Jahresabweichung. Genau deshalb muss die DFM-Schleife vor der finalen Lieferantenauswahl laufen.

Ein gutes Anfragepaket hat technische Eindeutigkeit. Für die nackte Leiterplatte benoetigen wir Gerberdaten, NC-Drill, Drill-Map, Board-Outline, Stackup, IPC-Klasse, Materialwunsch, Kupferdicke, Finish, Panelvorgabe und elektrische Testanforderung. Für PCBA kommen BOM, Pick-and-Place, Bestückungszeichnung, Polaritaetsmarken, Reflow-Grenzen, Prüfpunkte, Firmwarestand und Verpackungsanforderung dazu.
Besonders häufig fehlen drei Dinge. Erstens die Bohrtabelle mit metallisierten und nicht metallisierten Bohrungen. Zweitens der kontrollierte Stackup für Impedanznetze. Drittens eine Zeichnung, die Toleranzen, Finish, IPC-Klasse und Sonderanforderungen auf derselben Revision sammelt. Ohne diese drei Dateien muss der Fertiger raten. Raten ist in der Serienfertigung kein Prozess, sondern ein später Änderungsantrag.
Die folgende Tabelle zeigt, welche Eingangsdaten wir vor Angebot oder NPI-Freigabe prüfen. Die Zahlen sind typische Entscheidungsgrenzen aus der Fertigungspraxis; die finale Grenze hängt von Material, Lagenzahl, Kupferdicke und IPC-Klasse ab.
| DFM-Punkt | Noetige Datei | Typische Warnschwelle | Risiko ohne Klaerung | Entscheidung |
|---|---|---|---|---|
| Kupferabstand | Gerber Innen- und Aussenlagen | <100 um bei Standardkupfer | Kurzschluss, Aetzunterbrechung, Yield-Verlust | Layout oeffnen oder Sonderprozess freigeben |
| Annular Ring | NC-Drill plus Kupferlagen | <100 um nach Bohr- und Registriertoleranz | Pad-Breakout, schwache Via-Verbindung | Pad vergrößern oder Bohrdurchmesser anpassen |
| Lötstoppmaske | Solder-Mask-Gerber | <75-100 um Maskensteg | Brücken, Mask-on-Pad, Nacharbeit | NSMD/SMD-Regel prüfen und Stencil abstimmen |
| Impedanz | Stackup, Netznamen, Coupon-Vorgabe | Zielimpedanz ohne Toleranz oder Coupon | Nachtraegliche Breitenkorrektur, TDR-Abweichung | Stackup vom Fertiger vor Layout-Freeze bestaetigen |
| Panelisierung | Outline, Nutzentrennung, Bauteilueberstand | <3 mm Rand für Handling oder Fiducials | SMT-Handlingfehler, Bruch beim Depaneling | Rails, V-Cut, Breakaway Tabs und Fiducials festlegen |
| PCBA-Test | Testpunkte, Netzliste, Prüfplan | <1,0 mm Pad oder verdeckte Kontaktpunkte | Fixture-Rework, geringe Testabdeckung | DFT-Korrektur vor Prototypenauftrag |
Standards ersetzen kein Designreview, aber sie geben eine gemeinsame Sprache. IPC-A-600 hilft bei der Bewertung sichtbarer Leiterplattenmerkmale, etwa Delamination, Leiterbahnfehler oder Lagenregistrierung. IPC-6012 beschreibt Anforderungen an starre Leiterplatten, darunter Klassenlogik, Prüfungen und Zuverlässigkeitsmerkmale. IPC-J-STD-001 wird relevant, sobald die Leiterplatte bestückt wird und Lötstellen, Flussmittelrückstaende oder Rework bewertet werden.
Die wichtigste Entscheidung ist die Klasse. Ein Sensor-Demoboard für Laborversuche braucht andere Reserven als ein Industriecontroller mit zehn Jahren Feldbetrieb. Wenn der Einkauf nur "IPC-konform" schreibt, muss der Fertiger nachfragen: Class 2 oder Class 3? Bleifrei nach welchem Profil? Welche optischen Abweichungen sind funktional kritisch? Diese Klaerung gehoert in die Angebotsphase, weil sie Material, Prüfaufwand und Yield beeinflusst.
Der erste Fehler ist ein CAD-Export ohne Versionskontrolle. Gerber Revision B, BOM Revision C und Pick-and-Place Revision A erzeugen fast zwangslaufig Rückfragen. Der zweite Fehler ist eine Bohrdatei ohne klare Trennung von PTH und NPTH. Der dritte Fehler ist ein Stackup, der zwar im CAD funktioniert, aber nicht zum Standardmaterial des Lieferanten passt. Dann verschiebt sich Impedanz, Dicke oder Lieferzeit.
Der vierte Fehler betrifft die Baugruppenprüfung. Viele Designs haben Testpunkte, aber keine reale Kontaktierbarkeit im Panel oder Gehäuse. Für ICT, Flying Probe oder FCT müssen Testpads erreichbar, ausreichend groß und elektrisch sinnvoll verteilt sein. Unsere Seite zu Flying Probe Testing zeigt, warum Teststrategie schon beim Layout entschieden wird.
Ein pragmatischer Prozess hat fünf Tore. Tor 1 ist der Datencheck: Sind alle Dateien vorhanden und eindeutig? Tor 2 ist der Regelcheck: Abstand, Bohrung, Maske, Kontur, Kupferbalance und Panel. Tor 3 ist der Prozesscheck: Material, Finish, Impedanz, Lotprofil und Test. Tor 4 ist die kommerzielle Bewertung: Standardprozess, Sonderprozess oder Layoutänderung. Tor 5 ist die dokumentierte Freigabe durch Engineering und Einkauf.
Diese Reihenfolge verhindert eine typische Falle: Der Einkauf verhandelt den Preis, während Engineering noch Änderungen macht. Dann vergleicht das Team am Ende Angebote, die technisch nicht dieselbe Leiterplatte beschreiben. Besser ist ein kurzes DFM-Protokoll mit drei Spalten: Befund, Auswirkung, Entscheidung. Schon 20 klare Zeilen sparen bei einem Serienprogramm mehr Zeit als zehn offene E-Mail-Ketten.
Bei mehr als 100.000 Leiterplatten pro Jahr sollte kein finaler Lieferantenvergleich ohne DFM-Bericht, Panelannahme und elektrische Testannahme freigegeben werden. Kleine technische Annahmen werden bei Jahresmengen schnell zu fuenfstelligen Kosten.
Mindestens Gerber, NC-Drill, Drill-Map, Board-Outline, Stackup, Material, Kupferdicke, Finish, IPC-Klasse und elektrische Testanforderung. Für PCBA kommen BOM, Pick-and-Place, Bestückungszeichnung und Prüfplan dazu. Bei 4- bis 8-Lagen-Boards spart ein vollständiges Paket oft 2 bis 5 Rückfragerunden.
DFM sollte vor dem finalen Angebot und vor dem Layout-Freeze starten. Bei kontrollierter Impedanz ist der Stackup idealerweise vor dem Routing mit dem Fertiger abgestimmt, weil 50 Ohm oder 100 Ohm differentiell direkt von Materialdicke, Kupfer und Dielektrikum abhängen.
Für nackte Leiterplatten sind IPC-A-600 und IPC-6012 zentrale Referenzen. Für bestückte Baugruppen kommt IPC-J-STD-001 für Lötprozesse hinzu, oft zusammen mit IPC-A-610 für Akzeptanzkriterien. Die Klasse 2 oder 3 muss vor der Kalkulation eindeutig genannt werden.
Ein PDF zeigt Absicht, aber keine maschinenlesbaren Lagen, Bohrkoordinaten oder Netzlisten. Der Fertiger braucht Gerber und NC-Drill mit realen Koordinaten. Schon eine fehlende NPTH/PTH-Trennung kann bei 0,20 mm Vias oder engen Steckerkonturen falsche Werkzeugdaten erzeugen.
DFM beeinflusst Panelnutzen, Sonderprozesse, Ausschussreserve, elektrische Prüfung und Lieferzeit. Ein Design mit 75 um Abstand, Class-3-Anforderung und kontrollierter Impedanz kann gegenueber einem Standard-Class-2-Board deutlich mehr Prüf- und Prozessaufwand ausloesen.
Ein brauchbarer Bericht enthält Befund, technische Auswirkung, Kosten- oder Terminwirkung und eine klare Entscheidung. Für Hochvolumen sollte er Panelannahme, erwartete Yield-Risiken, IPC-Klasse und Testannahme nennen, damit Angebote mit denselben 4 bis 6 Kernparametern verglichen werden.
Der schwache Punkt in vielen Anfragen ist nicht die einzelne Leiterbahn, sondern die fehlende Entscheidungskette. Statt "DFM bestanden" sollte die Freigabe konkret lauten: Gerber Revision C, Stackup 1,60 mm, ENIG, IPC-6012 Class 2, 100-Prozent-E-Test, Panel 4-up, offene Punkte null. Diese Formulierung ist kürzer und belastbarer als eine allgemeine Qualitaetsaussage.
Wenn Sie ein PCB-Design vor Angebot, Prototyp oder Serienrampe prüfen lassen moechten, senden Sie uns Gerber, Bohrdaten, Stackup und Zielmenge über die Kontaktseite. Unser Team bewertet DFM-Risiken, Standards, Teststrategie und Fertigungsannahmen, bevor aus einer Preisidee eine Bestellung wird.

Hommer Zhao
Gründer & Geschäftsführer, WellPCB
Mit langjähriger Erfahrung in der Elektronikfertigung leitet Hommer Zhao das Team bei WellPCB. Seine Leidenschaft: Komplexe technische Themen verständlich erklären.

Ein Robotics-Fall mit 5 Premium-Steckerbrands zeigt, wann IPC Class 2 reicht, wann Class 3 Pflicht ist und welche Daten in die Anfrage gehoeren.

Ein Smart-Hardware-Fall mit 14-16 Wochen Lieferzeit zeigt, wie OEMs Sensorkabel, Spezialstecker, Split-Lieferungen und Freigaben planen.

Ein 500-Stueck-LED-Light-Ring-Projekt zeigt, wie OEMs PCBA-Kabelabgaenge, Steckverbinder, Zugentlastung, IPC-Normen und EOL-Test sauber spezifizieren.
Fordern Sie jetzt ein kostenloses Angebot an oder lassen Sie sich von unseren Experten beraten.